Elektrische Elemente/ Allgemeine Normierungen/ Gehäuseformen

SIL

Single in-line package

ZIP

Zigzag Inline Package

DIL

Das Dual in-line package (kurz DIP, auch Dual In-Line, kurz DIL) ist eine längliche Gehäuseform (Package) für elektronische Bauelemente, bei der sich zwei Reihen von Anschlussstiften (Pins) an gegenüberliegenden Seiten des Gehäuses befinden. Die Anschlussstifte sind dazu bestimmt, durch Löcher einer Leiterplatte hindurchgesteckt und von der Unterseite der Leiterplatte her verlötet zu werden (Durchkontaktierung im Gegensatz zu oberflächenmontierten Gehäusen). Bauteile in DIP-Gehäusen können auch in spezielle Fassungen gesteckt werden.

Dies ist die klassische Gehäusebauform für Integrierte Schaltungen. Es gibt aber auch andere Bauelemente in DIP-Gehäusen, wie zum Beispiel Relais, kleine Schalter (DIP-Schalter) oder Widerstands-Netzwerke.

Die Gehäuse haben meistens zwischen 8 bis 48 Pins und einen Körper aus Kunststoff oder Keramik. Die Keramikversion wird auch als CERDIP bezeichnet. Für Optokoppler werden oft vier- oder sechsbeinige Gehäuse eingesetzt. Im Gegensatz zum DIP-Gehäuse hat ein Single in-line package (SIP/SIL, also einreihiges Gehäuse) nur eine Reihe von Anschlussstiften. Weiterhin gibt es eine Bauform, in der die Pins einer Seitenreihe im Zickzack angeordnet sind, also abwechselnd um ein Rastermaß weiter außen oder innen, wodurch man die Lötaugen für höhere Ströme größer dimensionieren kann. Dies gibt es sowohl für DIP- als auch SIP-Chips, letztere werden dann ZIP genannt.

Aufgrund der zunehmenden Miniaturisierung sowie der steigenden Anzahl an benötigten Anschlüssen bei Integrierten Schaltungen ist der Einsatz des DIP-Gehäuses seit den 1990ern stark rückläufig. Jedoch sind DIP-Gehäuse im Prototypenstadium hilfreich, da sie im Gegensatz zu SMD-Bauelementen keine gefertigte Platinen benötigen.

3 ICs in DIP-Gehäusen
Einfache DIP-Fassungen

Typische Abmessungen

Die meisten DIPs haben ein Pinraster von 2,54 mm und einen Reihenabstand von 7,62 mm oder 15,24 mm. Aufgrund der zweireihigen Anordnung der Pins haben alle Typen eine geradzahlige Pinanzahl. Die 7,62-mm-Variante hat üblicherweise 8 - 24 Pins (manchmal auch 28). Die 15,24-mm-Variante ist mit 24, 28, 32 oder 40 Pins ausgestattet (manchmal auch 36, 48, 52 oder 64). Der JEDEC-Standard sieht auch weniger gebräuchliche Varianten mit 10,16 mm oder 22,86 mm Reihenabstand vor. Diese Varianten können bis zu 64 Pins haben. Andere standardisierte Varianten haben einen Pinabstand von 1,778 mm.

Selten finden sich auch Bauteile mit einem Pinraster 2mm und Reihenabstand von 5.35mm.

DIL als SMD

Nachdem SMD als Standard etabliert wurde, stieg die Nachfrage nach entsprechenden Bauteilen explosionsartig an. Insbesondere die Computerindustrie fragte SMDs in großer Stückzahl nach. Um den Bedarf decken zu können und um die bereits produzierten DIL verkaufen zu können, begannen die Hersteller, DILs in SMDs umzuarbeiten, indem sie die Pins unterhalb der Bauteilkörperunterkante rechtwinklig nach außen bogen. Eine SMD-Variante der DIL entstand.

Eine andere möglichkeit ist es die Pins nach innen umzubiegen.

Vorteile von DIL(SMD) gegenüber der SO-Bauform
- Maschinen für DIL mussten nur geringfügig modifiziert werden.
- Bauteile waren zu Beginn des SMD-Zeitalters besser verfügbar.
- Aufgrund der breiteren Pins und des größeren Pinabstandes höhere Spannungen/Ströme möglich.
- Größere Gehäuse ermöglichen Verwendung für Relais.

Nachteile von DIL(SMD) gegenüber der SO-Bauform
- Größerer Platzbedarf
- Höheres Gewicht

SO

SO steht für Small Outline („kleiner Grundriss“) und bezeichnet eine Gehäuseform für integrierte Schaltkreise. SO-ICs sind 30–50 % kleiner als entsprechende DIL-ICs. Es handelt sich dabei um eine Surface-Mounted-Device-Bauform, also eine „oberflächenmontierte“. Die Grundfläche ist rechteckig, und es sind zwei Pinreihen auf den längeren Seiten vorhanden. Die Pins sind vom Typ gull wing, stehen also seitlich ab.

Aufgrund der Bezeichnung wird oft fälschlicherweise angenommen, diese Bauform werde gerne für Speicher-ICs verwendet. Dort kommen jedoch die kompakteren TSSOP-, SSOP- sowie neuerdings BGA-Bauformen zum Einsatz.

SO16 Bauform

Varianten

Wie üblich wird die Bauformbezeichnung um eine Zahl erweitert, die die Anzahl der Pins angibt (z. B.: „SO8“). Die Typenvielfalt reicht von „SO4“ bis „SO64“.

Gehäuseabmessungen

Das Bild unten zeigt einen SO-IC mit den Bemaßungen, die Werte sind aus der Tabelle zu entnehmen.

 C  Abstand zwischen Bauteilkörper und PCB
 H  Bauteil Gesamthöhe
 T  Pinhöhe
 L  Bauteilänge
 L_w Pinbreite
 L_l Pinlänge
 P  Pitch
 W_b Bauteilkörperbreite
 W_l Bauteilgesamtbreite
 O  Überhang

Package	W_b	W_l	H	C	L	P	L_l	T	L_w	O
SOIC-14	3,9	5,8-6,2	1,72	0,10-0,25	8,55-8,75	1,27	1,05	0,19-0,25	0,39-0,46	0,3-0,7
SOIC-16	3,9	5,8-6,2	1,72	0,10-0,25	9,9-10	1,27	1,05	0,19-0,25	0,39-0,46	0,3-0,7
SOIC-16	7,5	10,00-10,65	2,65	0,10-0,30	10,1-10,5	1,27	1,4	0,23-0,32	0,0,38-0,40	0,4-0,9

Maße in mm

TSSOP

Thin-Shrink Small Outline Package

BGA

Ball Grid Array (BGA, dt. Kugelgitteranordnung) ist eine Gehäuseform von Integrierten Schaltungen, bei der die Anschlüsse für SMD-Bestückung kompakt auf der Unterseite des Chips liegen.

Die Anschlüsse sind kleine Lotperlen (engl. balls), die nebeneinander in einem Raster (engl. array, Reihung) aus Spalten und Zeilen stehen. Diese Perlen werden beim Löten (Reflow-Löten) in einem Lötofen aufgeschmolzen und verbinden sich mit dem Kupfer der Leiterplatte.

Diese Bauform stellt eine Lösung des Problems der Unterbringung von tausenden von Anschlüssen auf einem Bauteil dar. Herkömmliche Dual-inline- oder Pin-Grid-Array-Bauformen müssen höhere Mindestabstände zwischen den Anschlüssen haben um die Kurzschlussbildung während des Lötprozesses zu vermeiden.

Die Chips können mit heutiger Technik trotz der Verlötung wieder von der Leiterplatte entfernt werden (Ablöten), ohne Schaden zu nehmen. Die Chips werden anschließend von den alten Lotperlen befreitet (entlotet, engl. deballing), gereinigt und mit neuen Lotperlen bestückt (Neubeperlung, engl. reballing). Die Chips können anschließend auf eine neue Leiterplatte gelötet werden. Diese Technik kann auch verwendet werden, um bei der Reparatur von Leiterplatten defekte Chips auszutauschen.

Vorteile

geringer Platzbedarf
selbstzentrierung beim Löten aufgrund der Oberflächenspannung des Zinns
gute Wärmeabführung zur Leiterkarte hin
geringe Impedanz durch kurze Anschlüsse
Manipulationen an sicherheitsrelevanten Schaltungen erschwert da die Anschlüsse schwerer zugänglich sind.

Nachteile

gut eingestellte Reflow-Lötanlage erforderlich
Inspektion und Reparatur der Lötstellen ist erschwert. Neben Röntgen- und Ultraschallverfahren ist die direkte optische Inspektion nur eingeschränkt möglich
mechanische Spannungen auf der Leiterkarte werden stärker zum Bauteil übertragen als bei bedrahteten Bauteilen oder "gull wing" Pins.

Verschiedene Typen

FBGA – Fine Pitch BGA, BGA Package mit verringertem Lötpunktabstand
CBGA – Ceramic Ball Grid Array, wie BGA im Keramikgehäuse
CSP – Chip Scale Package, besonders kleine Form des BGA

Beidseitig bestückte Platine in BGA-Technik
Röntgenbild

TO

Transistor Single Outline

TO 220 und TO 92
TO 5
* TO3
* TO126
* TO92
* SOT23

QFP

Quad Flat Package

Ein QFP oder Quad Flat Package ist ein IC-Gehäuse (with leads extending from each of the four sides) mit Anschlussen an allen vier Seiten. Es ist nur Oberflächen montierbar, Sockelung oder Through Hole montage ist nicht möglich. Es gibt Version mit 32 bis zu 200 Pins mit einem Pinabstand von 0.4 bis 1.0 mm. Special cases include LQFP (Low profile QFP) and TQFP (Thin QFP).

Das Gehäuse wurde in Europa und den USA in den frühen neunzigern üblich, aber QFP Bauteile wurden bereits in den siebziegern in Japanischer Consumer Elektronik verbaut, meist gemischt mit Through Hole und manchmal gesockelten Bauteilen auf der gleichen Printplatte.

Ein verwandtes Gehäuse ist PLCC, welches aber einen größeren Pin-Abstand aufweist 1.27 mm (oder 1/20 inch), curved up underneath a thicker body to permit socketing as well as soldering. Es ist sehr verbreitet für NOR FLASH Speicher und andere programmierbare Bauteile.

QFP can also refer to Quantum Flux Parametron digital logic technology. The basic form is a flat rectangular (often square) body with pins at four sides but there exist a multiplicity of designs. These differ usually only in pin number, pitch, dimensions and used materials to improve (usually in order the thermal characteristics). A clear variation is Bumpered Quad Flat Package with extensions at the four corners to protect the pins against mechanical damages, before the unit is soldered.