Computerhardware: RAM: Details: Mapping

Aus Wikibooks
Zur Navigation springen Zur Suche springen

Dieses Kapitel beschreibt das Mapping von SD-RAM-Modulen, wie sie auf älteren Pentium-III-Platinen verwendet wurden. Auch DDR-RAMs haben ein Mapping, aber das ist für den Bastler weniger interessant. DDR-RAM sind einerseits besser standardisiert, andererseits ist jedes Modul mit einem SPD-ROM bestückt, aus dem das BIOS das Mapping auslesen kann.

Ob ein SDRAM-Speichermodul in Ihrem PC tatsächlich auch läuft, entscheidet letztlich der DRAM-Aufbau. Dynamische Speicherbausteine bestehen aus einer Matrix einzelner Speicherzellen. Jede Zelle lässt sich über ihre Zeilen-und Spaltenadresse ansprechen. Um Adressleitungen zu sparen, wird über die gleichen Pins zuerst die Zeilen- und dann die Spaltenadresse übermittelt. Dieses Verfahren macht den Speicherzugriff deutlich langsamer. Andernfalls hätte der Chip viel mehr Kontakte. Die Anzahl der Kontakte ist ein wesentlicher Kostenfaktor, denn jeder Kontakt muss mittels Golddrähtchen mit dem Chip verbunden werden - ein komplizierter Prozess, der „Bonden“ heißt.

Dabei informiert das RAS-Signal (Row Adress Strobe) den Baustein, dass jetzt die Zeilenadresse kommt. Bevor die Spaltenadresse folgt, wird das CAS- Signal (Column Adress Strobe) aktiviert.

Die Aufteilung der Zellenadresse in Zeilen-und Spaltenadresse - Mapping oder Adressing genannt - unterscheidet sich von Baustein zu Baustein.

Beispiel

Ein 8 MByte PS/2 Modul, doppelseitig, ist mit 16 RAM-Chips bestückt. Jeder Chip hat 10 Adress-, 4 Daten- und 2 Steuerleitungen. Zusammen mit 5 Volt und Masse-Pin werden also 18 Pin benötigt.

Jeder der 4-MBit-DRAM in der Organisation 1M x 4 verwaltet das Speicherzellenfeld gewöhnlich in einer Matrix aus vier Teilfeldern (eins für jedes der vier Datenbits) mit je 210 = 1024 Zeilen und Spalten. Um eine Zelle ansprechen zu können, braucht der Baustein jeweils eine 10-Bit-Adresse für Zeile und Spalte. Er besitzt also ein 10/10 Mapping.

Ein 8-MBit-DRAM in der Organisation 2M x 4 verwaltet eine Matrix aus vier Teilfeldern mit 2048 Zeilen und 1024 Spalten - oder 1024 Zeilen und 2048 Spalten. Eine 11-Bit-Adresse und eine 10-Bit-Adresse wird benötigt. Er besitzt also ein 11/10 Mapping oder ein 10/11 Mapping.

Ein 16-MBit-DRAM in der Organisation 4M x 4 verwaltet eine Matrix aus vier Teilfeldern mit je 2048 Zeilen und Spalten. Eine 11-Bit-Adresse für Zeile und Spalte wird benötigt. Er besitzt also ein 11/11-Mapping. Allerdings ist auch ein 12/10 oder 10/12 Mapping möglich.

Der Chipsatz muss dieses Mapping erkennen und beherrschen, damit er korrekt mit dem Speicher zusammenarbeitet.

Empfehlung: Sind Sie technisch nicht so versiert, sollten Sie in puncto Mapping Ihrem Händler die Auswahl der Module überlassen. Ansonsten müssen Sie die Datenhandbücher der Speicherhersteller wälzen, um etwas über das Mapping der DRAMs zu erfahren. Grundsätzlich gilt: Moderne Chipsätze kommen mit unterschiedlichen Mappings besser zurecht als ihre Vorgänger. Module mit 11/ 11-Mapping-DRAMs können Sie nach unserer Erfahrung aber auch problemlos Rechnern mit älteren Chipsätzen spendieren.

Beispiel 2

Ein 64 MB SDRAM Modul ist mit 8 Chips zu je 48 Pin bestückt. Wie könnte er intern aufgebaut sein? Rein theoretisch wären die folgenden Kombinationen denkbar:

Anzahl Adressen Adressbits parallele Datenbits Summe
2 26 = 64M 26 8 34
2 25 = 32M 25 16 41
2 24 = 16M 24 32 56