Computerhardware: Hauptplatine: Bus: Speicherbus

Aus Wikibooks
Zur Navigation springen Zur Suche springen

Der Speicherbus verbindet die CPU oder einen Speichercontroller mit dem Hauptspeicher. Die Anforderung an diesen Bus ist vor allem eine hohe Bandbreite (Übertragungsrate). Er kann andererseits sehr kurz sein, was kleine Reaktionszeiten zur Folge hat. Der Adressraum eines Speicherbusses ist der physikalische Adressraum des Computers, was mit der maximalen Größe des Arbeitsspeichers gleichgesetzt werden kann.

Der Speicherbus braucht über keine Echtzeitfähigkeit und keinen Unterbrechungsmechanismus zu verfügen. Die Aufgaben sind klar definiert: die CPU fordert an, der Speicher liest oder schreibt Informationen.

Die Bandbreite (Übertragungsfähigkeit) des Speicherbusses ist wesentlich niedriger als die des Prozessorbusses, weil hier die Zugriffszeiten der Speicherbausteine eine Rolle spielen. Um z. B. bei einem FSB-Takt von 133 MHz Daten zu übertragen, muss ein Speicher eine Zugriffszeit von höchstens 1/133 MHz = 7 ns haben.