Digitale Schaltungstechnik/ Addierer/ Alternativen/ Skip/ Stufe 1

Titelseite
Addierer Mehr-Bit Addierer BCD Binäre Quersumme mehrere Variablen Subtraktion kombiniertes Rechenwerk Alternative Addierer Carry-Ripple-Addierer Carry-Skip-Addierer Stufe 2 bis n Stufe 1 Rückspiegel Carry-Look-Ahead-Addierer Serienaddierwerk

Stufe 1

Schaltungsanalyse

Die bisher verwendete Methode der Signallaufzeit Analyse hilft uns durch die Redundanz im Netzwerk leider nur noch bedingt weiter, wir müssen zur Analyse den Verstand einsetzen.

Hier ist das Schema auf dem wir aufbauen:
Für die Gatter nehmen wir folgende Laufzeiten an: Funktion Addierer vierfach und zweifach oder max. Laufzeit 400ns 200ns 100ns
Soweit der Einfache Teil.
Da wir uns dafür interessieren, wie schnell die Schaltung reagiert wenn alle Signale bereit sind, können wir die Eingangssignale mit 0ns Verzögerung definieren:
Durch die Redundanz in der Schaltung müssen wir mit Testfällen arbeiten. Wir definieren fürs erste, dass wir immer von 000 ausgehen:
Wieso wir diese annahme treffen wird im Kapitel Rückspiegel erklärt.
Beim ersten wollen wir Bewusst die Zusatzlogik auslösen. Das erreichen wir mit A=111 und B=001:
Bis zum Oder Gater können wir wie bisher vorgehen:
Nun, die Eins der Zusatzlogik kommt bereits nach 300ns an, während das der Hauptlogik erst nach 1200ns kommt: Wenn wir noch die 100ns Verzögerung des Oders dazu rechnen, schaltet das Oder Gatter am Ausgang nach 400ns:
Das ist auch schon der schwierigste Fall: Die anderen sind weit leichter.
Nehmen wir nun einen Fall, in dem Übertrag nicht durch das Carry In ausgelöst wird:
Rechnen wir es durch:
Nun dauert es 900ns bis wir das Carry Out Signal haben.

Schlussfolgerung

Die Zusatzlogik spart uns in der ersten Stufe immerhin 300ns. Ob der zusätzliche Hardwareaufwand das wert ist, muss im einzel Fall beurteilt werden.